PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002-043103

(43) Date of publication of application : **08.02.2002**

H01C 7/02

C04B 35/46

(21) Application number : 2001- (71) Applicant : MURATA MFG CO LTD

144317

(22) Date of filing: 15.05.2001 (72) Inventor: KAWAMOTO MITSUTOSHI

KODAMA MASAHIRO NIIMI HIDEAKI ANDO AKIRA


(30) Priority

(51) Int. CI.

Priority 2000141704 Priority 15.05.2000 Priority JP

number: date: country:

(54) LAMINATED SEMICONDUCTOR CERAMIC DEVICE AND ITS MANUFACTURING METHOD



(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a laminated semiconductor ceramic device which is equipped with an Ni-containing inner electrode, coming into ohmic contact with a semiconductor ceramic layer, and is small in size, has a low resistance of 0.1 Ω or smaller at room temperature, and has sufficient resistance variation due to temperature change.

SOLUTION: A plurality of ceramic green sheets on which inner electrode material containing Ni is printed, respectively, are laminated into a laminate, and the laminate is subjected to baking in an atmosphere, whose oxygen partial pressure is 1/106 or lower as low as an equilibrium oxygen partial pressure, under which metallic nickel is turned into nickel oxide. The substrate obtained by baking is subjected to oxidizing treatment again for the formation of outer electrodes. When the substrate is baked, the laminate is baked, being placed on a board whose void ratio is 0.15 or larger.

LEGAL STATUS

[Date of request for examination] Date of sending the examiner's decision of rejection [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] Date of final disposal for application] [Patent number] [Date of registration] Number of appeal against examiner's decision of rejection [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It is the manufacture approach of a laminating mold semi-conductor ceramic component of having the forward resistance temperature characteristic in which a semi-conductor ceramic layer and the internal electrode containing nickel contain the base by which the laminating was carried out by turns. After calcinating the layered product of a ceramic green sheet and the internal electrode ingredient layer containing nickel in reducing atmosphere, the process which forms said base by reoxidating is included. Said reducing atmosphere 1/106 of the balanced oxygen tension from which metal nickel turns into nickel oxide The manufacture approach of the laminating mold semi-conductor ceramic component characterized by being the ambient atmosphere made into the following oxygen tension.

[Claim 2] The manufacture approach of a laminating mold semi-conductor ceramic component according to claim 1 that voidage is characterized by laying and calcinating said layered product on 0.15 or more substrates in case said layered product is calcinated.

[Claim 3] The laminating mold semi-conductor ceramic component which is a laminating mold semi-conductor ceramic component which has the forward resistance temperature characteristic in which a semi-conductor ceramic layer and the internal electrode containing nickel contain the base by which the laminating was carried out by turns, and was manufactured by the manufacture approach of a laminating mold semi-conductor ceramic component according to claim 1 or 2.

[Claim 4] The laminating mold semi-conductor ceramic component according to claim 3 whose thickness of said semi-conductor ceramic layer after baking is 20 micrometers or less.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention relates to the laminating mold semi-conductor ceramic component used as an object for the overcurrent protections of a circuit, and its manufacture approach especially about a laminating mold semi-conductor ceramic component and its manufacture approach, for example.

[0002]

[Description of the Prior Art] In ordinary temperature, if specific resistance is small and exceeds a certain temperature (Curie temperature), the barium titanate system semi-conductor ceramic has the forward resistance temperature characteristic (PTC property) that resistance goes up rapidly, and is conventionally used for applications, such as generation of heat, widely whenever [temperature control, current control, and constant temperature]. Especially, with the overcurrent-protection component used as an object for circuits, it is requested especially in the room temperature that low resistance is formed more, it being small and maintaining high pressure-proofing. Especially, in a personal computer or its peripheral device, it is small and low resistance and semi-conductor ceramic electronic parts of high pressure-proofing are desired.

[0003] As a thing corresponding to such a request, the semi-conductor ceramic component of a laminating mold is proposed by JP, 57-60802, A. This semi-conductor ceramic component forms the external electrode connected to these internal electrodes including the base which carried out the laminating of the semi-conductor ceramic layer which uses barium titanate as a principal component, and the internal electrode which consists of a Pt-Pd alloy by turns. This base is produced by really calcinating, after carrying out the laminating of for example, a ceramic green sheet and the internal electrode ingredient. While being able to enlarge area of the internal electrode as the whole semi-conductor ceramic component by adopting such a laminated structure and being able to attain low resistance-ization in a room temperature, the miniaturization of the component itself can also be attained. [0004] However, with such a laminating mold semi-conductor ceramic component, since the Pt-Pd alloy is used as an ingredient of an internal electrode, when ohmic contact is hard to be acquired between an internal electrode and a semi-conductor ceramic layer and ohmic contact is not acquired, there is a problem that the resistance in a room temperature

rises sharply.

[0005] Then, in JP,6-151103, A, the laminating mold ceramic component using a nickel system metal like nickel or nickel content alloy is proposed. Since the internal electrode which consists of such a nickel system metal shows a semi-conductor ceramic layer and good ohmic contact, it can prevent the rise of the resistance in a room temperature. [0006]

[Problem(s) to be Solved by the Invention] However, in order that nickel system metal may oxidize if it calcinates in usual atmospheric air when nickel system metal is used as an internal electrode, baking is performed in reducing atmosphere. However, after calcinating in reducing atmosphere since the PTC property of a semi-conductor ceramic layer is not acquired if it calcinates in reducing atmosphere, there is the need which is extent which nickel system metal oxidizes and is not of performing reoxidation processing of a semi-conductor ceramic layer at low temperature comparatively. However, with the laminating mold semiconductor ceramic component produced by such approach, there is a problem that the resistance change width of face by the temperature change will become small with less than double figures. [0007] Moreover, in the laminating mold semi-conductor ceramic component, resistance could be lowered so that thickness per layer of a semiconductor ceramic layer was made thin, but when the thickness of a semiconductor ceramic layer was set to 20 micrometers or less, it is effect of diffusion of nickel internal electrode, and it turned out that high resistance is formed conversely. Therefore, thickness of a semiconductor ceramic layer could not be set to 20 micrometers or less, it

[0008] Furthermore, when calcinating many layered products, there is a problem that dispersion arises in a PTC property with a baking lot. Therefore, reducibility gas is put in from many inlets, or the cure which equalizes reducing atmosphere has been taken by making large spacing of the substrate which lays a layered product etc. However, these approaches are insufficient and, in addition, dispersion in a PTC property had arisen.

was small and the resistance in a room temperature was not able to obtain the laminating mold semi-conductor ceramic component which has

the low resistance value of 0.10hms or less.

[0009] So, it is small, and the resistance in a room temperature is low resistance of 0.10hms or less, and the main purposes of this invention are the laminating mold semi-conductor ceramic component which has value with the still more sufficient resistance change width of face by the temperature change, and offering that manufacture approach while ohmic

contact is acquired between a semi-conductor ceramic layer and an internal electrode. Moreover, the purpose of this invention is offering the manufacture approach a laminating mold semi-conductor ceramic component with little property dispersion and such a laminating mold semi-conductor ceramic component being obtained so much.

[0010]

[Means for Solving the Problem] This invention is the manufacture approach of a laminating mold semi-conductor ceramic component of having the forward resistance temperature characteristic in which a semiconductor ceramic layer and the internal electrode containing nickel contain the base by which the laminating was carried out by turns. After calcinating the layered product of a ceramic green sheet and the internal electrode ingredient layer containing nickel in reducing atmosphere, the process which forms a base by reoxidating is included. Reducing atmosphere 1/106 of the balanced oxygen tension from which metal nickel turns into nickel oxide It is the manufacture approach of the laminating mold semi-conductor ceramic component characterized by being the ambient atmosphere made into the following oxygen tension. In the manufacture approach of such a laminating mold semi-conductor ceramic component, in case a layered product is calcinated, it is desirable that voidage lays and calcinates a layered product on 0.15 or more substrates. Moreover, this invention is a laminating mold semiconductor ceramic component which has the forward resistance temperature characteristic in which a semi-conductor ceramic layer and the internal electrode containing nickel contain the base by which the laminating was carried out by turns, and is the laminating mold semi-conductor ceramic component manufactured by the manufacture approach of an above-mentioned laminating mold semi-conductor ceramic component. In such a laminating mold semi-conductor ceramic component, it is desirable that the thickness of the semi-conductor ceramic layer after baking is 20 micrometers or less.

[0011] By using nickel system metal as an ingredient of the internal electrode of a laminating mold semi-conductor ceramic component, ohmic contact can be acquired between an internal electrode and a semi-conductor ceramic layer. Moreover, 1/106 of the balanced oxygen tension from which metal nickel turns into nickel oxide in the ambient atmosphere conditions at the time of baking By considering as the ambient atmosphere with very strong reducibility of the following oxygen tension, it found out that the semi-conductor ceramic layer in which the resistance in the room temperature after reoxidation is 0.10hms or less, and the resistance change width of face of the semi-conductor ceramic

layer by the temperature change has the very steep change width of face of 4.0 or more figures was obtained. Moreover, high resistance-ization can be prevented, even if it can prevent spreading nickel of an internal electrode material in a semi-conductor ceramic by adopting such a manufacture approach and makes thickness of a semi-conductor ceramic layer thin. Furthermore, when voidage used 0.15 or more substrates, even if it could make the reducing atmosphere in a firing furnace into homogeneity and calcinated many bases at the time of baking of a base, it found out that property dispersion could be controlled sharply.

[0012] The above-mentioned purpose of this invention, the other purposes, the description, and an advantage will become still clearer from detailed explanation of the gestalt of implementation of the following invention performed with reference to a drawing.

[Embodiment of the Invention] Drawing 1 is the illustration Fig. showing an example of the laminating mold semi-conductor ceramic component of this invention. The laminating mold semi-conductor ceramic component 10 contains a base 12. A base 12 carries out the laminating of the semi-conductor ceramic layer 14 and the internal electrode 16 by turns. What an internal electrode 16 adjoins is mutually pulled out by the side face of the opposite side of a base 12. And the external electrodes 18 and 20 are formed in the side face of a base 12 in which the internal electrode 16 was pulled out. Therefore, the adjoining internal electrode 16 is connected to the external electrodes 18 and 20 formed in the opposite side face of a base 12 by turns.

[0014] The semi-conductor ceramic layer 14 is obtained by making for example, barium titanate system semi-conductor ceramic powder sinter. In this barium titanate system semi-conductor ceramic ingredient, if needed, a part of Ba may be permuted by calcium, Sr, Pb, etc., and a part of Ti may be permuted by Sn, Zr, etc. Moreover, although the semi-conductorized agent contained in such a barium titanate system semi-conductor ceramic ingredient is called a donor element, as such a donor element, rare earth elements, such as La, Y, Sm, Ce, Dy, and Gd, and transition elements, such as Nb, Ta, Bi, Sb, and W, can be used for it. Furthermore, to such a barium titanate system semi-conductor ceramic ingredient, the need is accepted and it is SiO2. Mn etc. may be added. In addition, although it limits special neither about Ba site / Ti site ratio of a barium titanate system semi-conductor ceramic ingredient, nor the porcelain particle size of a sintered compact, as for Ba site / Ti site ratio, it is desirable that it is 0.990 or more and 1.010 or less, and, as for porcelain particle size, it is desirable that it is 2 micrometers

or less on an average.

[0015] Moreover, as an electric conduction component contained in an internal electrode 16, although nickel system metal, Mo system metal, Cr system metals, or these alloys can be used, it is desirable to use especially nickel system metal from the point that positive ohmic contact can be acquired between the semi-conductor ceramic layers 14. On the other hand, as an electric conduction component contained in the external electrodes 18 and 20, although Ag, Pd, or these alloys can be used, compared with the case of an internal electrode 16, it is not limited so much about the class of the metal.

[0016] In order to produce this laminating mold semi-conductor ceramic component 10, a layered product is obtained by printing an internal electrode ingredient on the ceramic green sheet formed with the semiconductor ceramic ingredient, and carrying out two or more sheet laminating of this ceramic green sheet. This layered product is calcinated in reducing atmosphere, and a base 12 is formed by performing reoxidation processing into atmospheric air further. In addition, as reducing atmosphere at the time of baking, it is 1/106 of the balanced oxygen tension from which metal nickel turns into nickel oxide. The reducing atmosphere made into the following oxygen tension is used. And the external electrodes 18 and 20 are formed by applying an external material for electrode to the edge of the obtained base 12, and being burned on it. Thus, if the obtained laminating mold semi-conductor ceramic component 10 of the resistance in a room temperature is low and Curie temperature is exceeded, it will become the component which has a forward resistance temperature characteristic to which resistance rises rapidly. Therefore, this laminating mold semi-conductor ceramic component 10 can be used as a component for overcurrent protections of a circuit.

[0017] 1/106 of the balanced oxygen tension from which metal nickel turns into nickel oxide in a layered product with this laminating mold semi-conductor ceramic component 10 By calcinating in the reducing atmosphere made into the following oxygen tension, and carrying out reoxidation processing, the resistance in a room temperature is low and, moreover, the resistance rate of change by the temperature change can consider as the component of 4.0 or more figures. Furthermore, even if it makes it a semi-conductor ceramic layer serve as thickness of 20 micrometers or less by adopting such a manufacture approach, diffusion of nickel system metal can be prevented and high resistance-ization of the semi-conductor ceramic layer 14 can be prevented. Therefore, the small laminating mold semi-conductor ceramic component 10 can be

obtained by low resistance. Moreover, by using nickel system metal as an internal electrode material, ohmic contact can be acquired between an internal electrode 16 and the semi-conductor ceramic layer 14, and the resistance in a room temperature can be made low.

[0018] Furthermore, in case a base is calcinated, when voidage uses 0.15 or more substrates and lays and calcinates a layered product on this substrate, the reducing atmosphere around a layered product can be made into homogeneity. Therefore, even if it calcinates many layered products, all layered products can be calcinated in a uniform ambient atmosphere, and a laminating mold semi-conductor ceramic component with little property dispersion can be obtained. In addition, although the voidage of a substrate can acquire such effectiveness at the time or more of 0.15, since the mechanical strength of a substrate becomes weak, the upper limit of voidage becomes about 0.5.

[Example] (Example 1) as a start raw material -- BaCO3, SrCO3, and TiO2 and a nitric-acid samarium solution -- using --

1.004(BaO.938SrO.06SmO.002) TiO3 ** -- weighing capacity was carried out so that it might become the presentation to say, and mixing by the ball mill was performed for 5 hours using pure water and the ball of PSZ5phi. Next, evaporation desiccation of this mixed liquor was carried out, and temporary quenching of the obtained mixed powder was carried out at the temperature of 1000-1200 degrees C for 2 hours. Pure water was added to this temporary-quenching powder, using the ball of PSZ5phi, grinding by the ball mill was performed for 5 to 30 hours, evaporation desiccation was carried out, and ground temporary-quenching powder was obtained. To this ground temporary-quenching powder, the organic solvent, the organic binder, the plasticizer, etc. were added, and it considered as the ceramic slurry. Using this ceramic slurry, it fabricated with the doctor blade method and the ceramic green sheet was obtained.

[0020] And in order to form an internal electrode on the specific thing of a ceramic green sheet, the laminating of the ceramic green sheet which printed the conductive paste was carried out, and the laminating of the ceramic green sheet which is not printing the conductive paste up and down was carried out so that the conductive paste containing nickel might be screen-stenciled and structure as shown in drawing 1 might be acquired. The layered product which should turn into a base was obtained by pressurizing and cutting this. At this time, various the thickness and the numbers of laminatings of a ceramic green sheet were changed, and the layered product was produced.

[0021] Hydrogen/nitrogen after carrying out debinder processing of the

obtained layered product in atmospheric air = reduction baking was performed in the ambient atmosphere of 0.3 / 100 - 3.3/100, and the sintered base was obtained. In addition, strong reducing atmosphere baking was performed in the ambient atmosphere of 100% of hydrogen for all of a sample support plate, internal insulation, etc. before baking of a sample. The oxygen tension at the time of baking of a layered product read the electromotive force of the zirconia oxygen sensor of a **** type attached from the tooth back of a furnace, and computed it based on it. Moreover, the balanced oxygen tension which becomes nickel oxide from the metal nickel at the time of baking of a layered product read the data of an ERINGAMU Fig. And reoxidation processing was performed at 600-1000 degrees C into atmospheric air about the base after reduction baking for 1 hour. The laminating mold semi-conductor ceramic component in which the external electrode was formed was obtained by applying an ohmic silver paste to the both ends of a base after it, and being burned in atmospheric air. The obtained laminating mold semi-conductor ceramic component was what has the die-length direction dimension of 3.2mm, the crosswise dimension of 2.5mm, and the thickness direction dimension of 1.0mm in general.

[0022] Thus, it asked for the resistance change width of face by the resistance and temperature change in a room temperature of each obtained laminating mold semi-conductor ceramic component. The resistance in a room temperature was calculated by measuring by 4 terminal method using a digital voltmeter. Moreover, the resistance change width of face (digit) by the temperature change **(ed) the maximum resistance which can be set by 250 degrees C from a room temperature with the minimum resistance, and computed it by asking for the common logarithm. And these evaluation results were shown in Table 1. In addition, in Table 1, it is shown that this invention of the sample number which attached * mark is out of range.

[0023]

[Table 1]

試料番号	半導体セラミック層 の厚み×積層数	焼成時酸素分圧/Ni がNiOになる平衡酸 素分圧	室温抵抗質 (Ω)	抵抗変化幅(桁)、
1	1 5 μm×6 0 m	1 0-4	0, 05	4. 8
2	15μm×60層	1 0 - "	0.06	4. 0
*3	15μm×60層	10~5	1. 1	2. 5
4	20μm×40層	1 0-*	0, 09	4. 5
5	20 µm×40層	1 0 - 8	0, 10	4. 2
*6	20μm×40層	1 0 - 5	1. 5	2. 8
*7	30μm×30層	1 0 - 8	0, 2	4. 2
*8	3 0 μm×3 0 M	1 0-4	0, 25	4. 1

[0024] The oxygen tension at the time of baking to the balanced oxygen tension from which the thickness of the semi-conductor ceramic layer per layer is 20 micrometers or less, and metal nickel turns into nickel oxide so that sample numbers 1, 2, 4, and 5 may show is 1/106. With the laminating mold semi-conductor ceramic component which is the following, the resistance in a room temperature is 0.10hms or less, and the property of 4.0 or more figures is acquired for the resistance change width of face by the temperature change.

[0025] It sets [the resistance in a room temperature increases and] to 0.10hms or more and is not desirable if the thickness of the semiconductor ceramic layer per layer exceeds 20 micrometers like sample numbers 7 and 8 to it. Moreover, the oxygen tension at the time of baking to the balanced oxygen tension from which metal nickel turns into nickel oxide is 1/106 like sample numbers 3 and 6. While the resistance in a room temperature will rise extremely when the thickness of the semi-conductor ceramic layer per layer is 20 micrometers or less if it becomes large, the resistance change width of face by the temperature change falls sharply and is not desirable.

[0026] (Example 2) Two or more layered products were produced by the same approach as an example 1 using the same raw material as an example 1. It was made for all of the thickness and the number of laminatings of a ceramic green sheet to become the same about these layered products. And as shown in drawing 2, the obtained layered product 30 was put on

the substrate 32 made from a ceramic, and was calcinated. It was made for a substrate 32 to serve as predetermined voidage by changing the amount and burning temperature of the binder which uses a zirconium dioxide as a raw material and is mixed.

[0027] In order to obtain a substrate 32, the zirconium dioxide mixed with the binder was put into metal mold, and it pressurized with the press machine. The acquired Plastic solid was calcinated at 1300 degrees C - 1500 degrees C after the debinder in atmospheric air for 2 hours, and the substrate 32 was obtained. The magnitude of a substrate 32 is 2.0mm in 50mm of every direction, and thickness.

[0028] Five layered products 30 were carried near the center on one substrate 32, and five steps were piled up as a distance of 2mm between substrates 32 using the spacer 34. This was put on the rotary table 38 in a firing furnace 36, and baking of a layered product 30 was performed at 1200 degrees C into the reducing atmosphere of hydrogen / nitrogen =3/100 for 2 hours. 1/106 of the balanced oxygen tension from which, as for the oxygen tension at this time, metal nickel turns into nickel oxide it is. And reoxidation processing was carried out like the example 1, the external electrode was formed, and the laminating mold semi-conductor ceramic component was obtained. The magnitude of the obtained laminating mold semi-conductor ceramic component has the dielength dimension of 3.2mm, the crosswise dimension of 2.5mm, and the thickness direction dimension of 1.0mm in general like an example 1. [0029] Only the voidage of the substrate which carries a layered product was changed for every baking lot, and the laminating mold semi-conductor ceramic component was obtained as the same conditions about others. About these laminating mold semi-conductor ceramic components, the resistance and resistance change width of face in a room temperature were measured like the example 1. And about the laminating mold semiconductor ceramic component using the substrate which has the same voidage, the resistance and resistance change width of face in a room temperature were measured, it asked for the average and standard deviation, and the result was shown in Table 2.

[0030] In Table 2, the voidage of a substrate asked for the volume from the dimension of a sintered compact after substrate baking, considered as true weight, having applied [of the zirconium dioxide] it to this, and lengthened and calculated from 1 the value which **(ed) weight of an actual sintered compact substrate with true weight. Moreover, in Table 2, it is shown that this invention of the sample number which attached * mark is out of range.

[0031]

[Table 2]

試料	基板の	室温抵抗值		抵抗変化幅	
番号 空隙率	空隙率	平均值(Ω)	標準偏差	平均値(桁)	標準偏差
1	0. 5	0. 06	0. 007	4. 3	0. 12
2	0. 3	0. 05	0. 005	4. 3	0. 13
3	0. 2	0. 05	0. 007	4. 1	0. 12
4	0. 15	0. 05	0. 009	4. 0	0. 15
*5	0. 12	0. 04	0. 017	3. 7	0. 26

[0032] As shown in sample numbers 1-4, when the voidage of a substrate is 0.15 or more, resistance and resistance change width of face are known by that dispersion is small. As shown in a sample number 5 to it, dispersion in resistance and resistance change width of face is large in the voidage of a substrate being less than 0.15. The reducibility gas at the time of baking is supplied also to the rear face of a layered product through the opening of a substrate, and this is considered to be because for circulation of sufficient reducibility gas to be performed. [0033]

[Effect of the Invention] According to this invention, the resistance in a room temperature is as low as 0.10hms or less, and the resistance change width of face by the temperature change has sufficient resistance change width of face of 4.0 or more figures, and can obtain a small laminating mold semi-conductor ceramic component suitable as an overcurrent-protection component of a circuit. Moreover, in case a layered product is calcinated, a laminating mold semi-conductor ceramic component with little property dispersion can be obtained by making or more into 0.15 voidage of the substrate which carries a layered product.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

......

[Brief Description of the Drawings]

[Drawing 1] It is the illustration Fig. showing an example of the laminating mold semi-conductor ceramic component of this invention.

[Drawing 2] It is the illustration Fig. showing the inside of the firing furnace of the layered product in an example 2.

[Description of Notations]

- 10 Laminating Mold Semi-conductor Ceramic Component
- 12 Base
- 14 Semi-conductor Ceramic Layer
- 16 Internal Electrode
- 18 20 External electrode
- 30 Layered Product
- 32 Substrate
- 34 Spacer
- 36 Firing Furnace
- 38 Rotary Table

[Translation done.]


* NOTICES *


JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DRAWINGS	
	RAWINGS

[Drawing 1]





[Translation done.]

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-43103 (P2002-43103A)

(43)公開日 平成14年2月8日(2002.2.8)

(51) Int.Cl. ⁷	識別記号	FΙ	テーマコード(参考)
H 0 1 C 7/02		H01C 7/02	$4 G \bar{0} \bar{3} 1$
C 0 4 B 35/46		C 0 4 B 35/46	N 5E034

審査請求 未請求 請求項の数4 〇L (全 7 頁)

(21)出廢番号	特願2001-144317(P2001-144317)	(71)出願人	000006231
			株式会社村田製作所
(22)出顧日	平成13年5月15日(2001.5.15)		京都府長岡京市天神二 「目26番10号
		(72)発明者	川本 光俊
(31)優先権主張番号	特願2000-141704(P2000-141704)		京都府長岡京市天神二丁目26番10号 株式
(32)優先日	平成12年5月15日(2000.5.15)		会社村田製作所内
(33)優先権主張国	日本(JP)	(72)発明者	児玉 雅弘
			京都府長岡京市天神二丁目26番10号 株式
			会社村田製作所內
		(74)代理人	100079577
			弁理士 岡田 全啓
			最終頁に続く
			A24737 1248


(54) 【発明の名称】 積層型半導体セラミック素子およびその製造方法

(57)【要約】

【課題】 半導体セラミック層とNiを含む内部電極と の間にオーミック接触が得られるとともに、小型で、か つ室温における抵抗値が 0.1 Ω以下の低抵抗で、さら に温度変化による抵抗変化幅が十分な値を有する積層型 半導体セラミック素子を得る。

【解決手段】 Niを含む内部電極材料を印刷したセラ ミックグリーンシートを積層した積層体を焼成する。焼 成雰囲気としては、金属ニッケルが酸化ニッケルになる 平衡酸素分圧の1/106以下の酸素分圧となるような 雰囲気を用いる。焼成して得た基体を再酸化処理し、外 部電極を形成する。基体を焼成する際に、空隙率が 0. 15以上の基板上に積層体を載置して焼成を行なう。





【特許請求の範囲】

【請求項1】 半導体セラミック層とNiを含む内部電極とが交互に積層された基体を含む正の抵抗温度特性を有する積層型半導体セラミック素子の製造方法であって、

セラミックグリーンシートとNiを含む内部電極材料層 との積層体を還元雰囲気中で焼成したのち、再酸化する ことにより前記基体を形成する工程を含み、

前記還元雰囲気は、金属ニッケルが酸化ニッケルになる 平衡酸素分圧の1/10⁶ 以下の酸素分圧とした雰囲気 であることを特徴とする、積層型半導体セラミック素子 の製造方法。

【請求項2】 前記積層体を焼成する際に、空隙率が 0.15以上の基板上に前記積層体を載置して焼成する ことを特徴とする、請求項1に記載の積層型半導体セラ ミック素子の製造方法。

【請求項3】 半導体セラミック層とNiを含む内部電極とが交互に積層された基体を含む正の抵抗温度特性を有する積層型半導体セラミック素子であって、

請求項1または請求項2に記載の積層型半導体セラミック素子の製造方法によって製造された、積層型半導体セラミック素子。

【請求項4】 焼成後の前記半導体セラミック層の厚みが20μm以下である、請求項3に記載の積層型半導体セラミック素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は積層型半導体セラミック素子およびその製造方法に関し、特にたとえば、 回路の過電流保護用として用いられる積層型半導体セラミック素子およびその製造方法に関する。

[0002]

【従来の技術】チタン酸バリウム系半導体セラミックは、常温では比抵抗が小さく、ある温度(キュリー温度)を超えると急激に抵抗が上昇するという正の抵抗温度特性(PTC特性)を有しており、従来より温度制御、電流制御、定温度発熱などの用途に広く用いられている。中でも、回路用として用いられる過電流保護素子では、小型で高耐圧を維持しながら、特に室温において、より低抵抗化されていることが要望されている。特に、パーソナルコンピュータあるいはその周辺機器などにおいては、小型で低抵抗、高耐圧の半導体セラミック電子部品が望まれている。

【0003】このような要望に対応するものとして、たとえば特開昭57-60802号公報には、積層型の半導体セラミック素子が提案されている。この半導体セラミック素子は、チタン酸バリウムを主成分とする半導体セラミック層と、Pt-Pd合金からなる内部電極とを交互に積層した基体を含み、これらの内部電極に接続された外部電極を形成したものである。この基体は、たと

えばセラミックグリーンシートと内部電極材料とを積層したのち、一体焼成することによって作製される。このような積層構造を採用することにより、半導体セラミック素子全体としての内部電極の面積を大きくすることができ、室温における低抵抗化を図ることができるとともに、素子自体の小型化も図ることができる。

【0004】しかしながら、このような積層型半導体セラミック素子では、内部電極の材料としてPt-Pd合金を用いているため、内部電極と半導体セラミック層との間でオーミック接触が得られたくく、オーミック接触が得られない場合、室温における抵抗値が大幅に上昇するという問題がある。

【0005】そこで、特開平6-151103号公報において、NiまたはNi含有合金のようなNi系金属を用いた積層型セラミック素子が提案されている。このようなNi系金属からなる内部電極は、半導体セラミック層と良好なオーミック接触を示すため、室温における抵抗値の上昇を防止することができる。

[0006]

【発明が解決しようとする課題】しかしながら、内部電極としてNi系金属を用いた場合、通常の大気中において焼成すると、Ni系金属が酸化してしまうため、還元雰囲気中で焼成が行われる。ところが、還元雰囲気中で焼成を行うと、半導体セラミック層のPTC特性が得られないため、還元雰囲気中で焼成したのち、Ni系金属が酸化されない程度の比較的低温で半導体セラミック層の再酸化処理を行なう必要がある。しかしながら、このような方法で作製した積層型半導体セラミック素子では、温度変化による抵抗変化幅が2桁未満と小さくなってしまうという問題がある。

【0007】また、積層型半導体セラミック素子においては、半導体セラミック層の1層当たりの厚みを薄くするほど抵抗値を下げることができるが、半導体セラミック層の厚みが20 μ m以下になると、Ni内部電極の拡散の影響で、逆に高抵抗化することがわかった。そのため、半導体セラミック層の厚みを20 μ m以下にすることができず、小型で、かつ室温における抵抗値が0.1 Ω 以下の低抵抗値を有する積層型半導体セラミック素子を得ることができなかった。

【0008】さらに、多数の積層体を焼成するときに、 焼成ロットによってPTC特性にばらつきが生じるとい う問題がある。そのため、還元性ガスを多数の導入口か ら入れたり、積層体を載置する基板の間隔を広くするな どの方法により、還元雰囲気を均一化する対策が講じら れてきた。しかしながら、これらの方法では不充分であ り、なおPTC特性のばらつきが生じていた。

【0009】それゆえに、この発明の主たる目的は、半 導体セラミック層と内部電極との間にオーミック接触が 得られるとともに、小型で、かつ室温における抵抗値が 0.1Ω以下の低抵抗で、さらに温度変化による抵抗変 化幅が十分な値を有する積層型半導体セラミック素子と、その製造方法を提供することである。また、この発明の目的は、特性ばらつきの少ない積層型半導体セラミック素子と、そのような積層型半導体セラミック素子を多量に得ることができる製造方法を提供することである。

[0010]

【課題を解決するための手段】この発明は、半導体セラ ミック層とNiを含む内部電極とが交互に積層された基 体を含む正の抵抗温度特性を有する積層型半導体セラミ ック素子の製造方法であって、セラミックグリーンシー トとNiを含む内部電極材料層との積層体を還元雰囲気 中で焼成したのち、再酸化することにより基体を形成す る工程を含み、還元雰囲気は、金属ニッケルが酸化ニッ ケルになる平衡酸素分圧の1/106以下の酸素分圧と した雰囲気であることを特徴とする、積層型半導体セラ ミック素子の製造方法である。このような積層型半導体 セラミック素子の製造方法において、積層体を焼成する 際に、空隙率が0.15以上の基板上に積層体を載置し て焼成することが好ましい。また、この発明は、半導体 セラミック層とNiを含む内部電極とが交互に積層され た基体を含む正の抵抗温度特性を有する積層型半導体セ ラミック素子であって、上述の積層型半導体セラミック 素子の製造方法によって製造された、積層型半導体セラ ミック素子である。このような積層型半導体セラミック 素子において、焼成後の半導体セラミック層の厚みが2 Oμm以下であることが好ましい。

【0011】積層型半導体セラミック素子の内部電極の 材料としてNi系金属を用いることにより、内部電極と 半導体セラミック層との間にオーミック接触を得ること ができる。また、焼成時の雰囲気条件を、金属ニッケル が酸化ニッケルになる平衡酸素分圧の1/106以下の 酸素分圧という極めて還元性の強い雰囲気とすることに より、再酸化後の室温における抵抗値が 0.1 Ω以下 で、かつ、温度変化による半導体セラミック層の抵抗変 化幅が4.0桁以上という極めて急峻な変化幅を有する 半導体セラミック層が得られることを見出した。また、 このような製造方法を採用することにより、内部電極材 料のNiが半導体セラミック中に拡散することを防ぐこ とができ、半導体セラミック層の厚みを薄くしても、高 抵抗化を防止することができる。さらに、基体の焼成時 に、空隙率が0.15以上の基板を用いることにより、 焼成炉内の還元雰囲気を均一にすることができ、多数の 基体を焼成しても特性ばらつきを大幅に抑制することが できることを見出した。

[0013]

【発明の実施の形態】図1は、この発明の積層型半導体

セラミック素子の一例を示す図解図である。積層型半導体セラミック素子10は、基体12を含む。基体12は、半導体セラミック層14と内部電極16とを交互に積層したものである。内部電極16の隣接するものは、互いに基体12の反対側の側面に引き出される。そして、内部電極16が引き出された基体12の側面には、外部電極18,20が形成される。したがって、基体12の対向側面に形成された外部電極18,20には、隣接する内部電極16が交互に接続される。

【0014】半導体セラミック層14は、たとえばチタ ン酸バリウム系半導体セラミック粉末を焼結させること によって得られる。このチタン酸バリウム系半導体セラ ミック材料において、必要に応じて、Baの一部をC a, Sr, Pbなどで置換してもよく、またTiの一部 をSn, Zrなどで置換してもよい。また、このような チタン酸バリウム系半導体セラミック材料中に含まれる 半導体化剤は、ドナー元素と呼ばれるものであるが、こ のようなドナー元素としては、La, Y, Sm, Ce, Dy, Gdなどの希土類元素や、Nb, Ta, Bi, S b. Wなどの遷移元素を用いることができる。さらに、 このようなチタン酸バリウム系半導体セラミック材料に 対して、必要に応じて、SiO₂やMnなどを添加して もよい。なお、チタン酸バリウム系半導体セラミック材 料のBaサイト/Tiサイト比や、焼結体の磁器粒径に ついては、特段の限定をされるものではないが、Baサ イト/Tiサイト比は、0.990以上、1.010以 下であることが好ましく、また、磁器粒径は平均で2μ m以下であることが好ましい。

【0015】また、内部電極16に含まれる導電成分としては、Ni系金属、Mo系金属、Cr系金属、またはこれらの合金を用いることができるが、半導体セラミック層14との間で確実なオーミック接触を得ることができるという点から、特にNi系金属を用いることが好ましい。一方、外部電極18,20に含まれる導電成分としては、Ag,Pd、またはこれらの合金などを用いることができるが、内部電極16の場合に比べると、その金属の種類に関して、それほど限定されるものではない。

【0016】この積層型半導体セラミック素子10を作製するには、半導体セラミック材料で形成されたセラミックグリーンシート上に内部電極材料を印刷し、このセラミックグリーンシートを複数枚積層することにより、積層体が得られる。この積層体を還元雰囲気中で焼成し、さらに大気中において再酸化処理を行うことによって基体12が形成される。なお、焼成時の還元雰囲気としては、金属ニッケルが酸化ニッケルになる平衡酸素分圧の1/10⁶以下の酸素分圧とした還元雰囲気が用いられる。そして、得られた基体12の端部に外部電極18,41を塗布し、焼き付けることにより、外部電極18,20が形成される。このようにして得られた積層型半導

体セラミック素子10は、室温における抵抗値は低く、キュリー温度を超えると急激に抵抗値が上昇するような正の抵抗温度特性を有する素子となる。したがって、この積層型半導体セラミック素子10は、たとえば回路の過電流保護用素子として用いることができる。

【0017】この積層型半導体セラミック素子10では、積層体を金属ニッケルが酸化ニッケルになる平衡酸素分圧の $1/10^6$ 以下の酸素分圧とした還元雰囲気中で焼成し、再酸化処理をすることにより、室温における抵抗値が低く、しかも温度変化による抵抗変化率が4.0桁以上の素子とすることができる。さらに、このような製造方法を採用することにより、半導体セラミック層が 20μ m以下の厚みとなるようにしても、Ni系金属の拡散を防ぐことができ、半導体セラミック層14の高抵抗化を防止することができる。そのため、低抵抗で小型の積層型半導体セラミック素子10を得ることができる。また、内部電極16と半導体セラミック層14との間にオーミック接触を得ることができ、室温における抵抗値を低くすることができる。

【0018】さらに、基体を焼成する際に、空隙率が0.15以上の基板を用い、この基板上に積層体を載置して焼成することにより、積層体の周囲の還元雰囲気を均一にすることができる。そのため、多数の積層体を焼成しても、全ての積層体を均一な雰囲気中で焼成することができ、特性ばらつきの少ない積層型半導体セラミック素子を得ることができる。なお、基板の空隙率は0.15以上のときにこのような効果を得ることができるが、基板の機械的強度が弱くなるため、空隙率の上限は0.5程度となる。

[0019]

【実施例】(実施例1)出発原料として、 $BaCO_3$, $SrCO_3$, TiO_2 および硝酸サマリウム溶液を用い、($Ba_{0.938}$ $Sr_{0.06}$ $Sm_{0.002}$) $_{1.004}$ TiO_3 という組成となるように秤量し、純水および $PSZ5\Phi$ の玉石を用いて5時間ボールミルによる混合を行なった。次に、この混合液を蒸発乾燥し、得られた混合粉を100~1200℃の温度で2時間仮焼した。この仮焼粉に純水を加え、 $PSZ5\Phi$ の玉石を用いて、 $5\sim30$ 時間ボールミルによる粉砕を行ない、蒸発乾燥して粉砕済み仮焼粉末を得た。この粉砕済み仮焼粉末に、有機溶剤、有機バインダおよび可塑剤などを添加して、セラミックスラリーとした。このセラミックスラリーを用い

て、ドクターブレード法により成形し、セラミックグリーンシートを得た。

【0020】そして、セラミックグリーンシートの特定のものの上に、内部電極を形成するために、Niを含有する導電性ペーストをスクリーン印刷し、図1に示すような構造が得られるように、導電性ペーストを印刷したセラミックグリーンシートを積層し、その上下に導電性ペーストを印刷していないセラミックグリーンシートを積層した。これを加圧し、切断することによって、基体となるべき積層体を得た。このとき、セラミックグリーンシートの厚みと積層数を種々変更して、積層体の作製を行なった。

【0021】得られた積層体を、大気中で脱バインダ処 理したのち、水素/窒素=0.3/100~3.3/1 00の雰囲気で還元焼成を行ない、焼結された基体を得 た。なお、試料の焼成前において、試料支持板や炉材な どを全て水素100%の雰囲気中で強還元雰囲気焼成を 行なった。積層体の焼成時の酸素分圧は、炉の背面から 取り付けられた直挿式のジルコニア酸素センサの起電力 を読み取り、それをもとにして算出した。また、積層体 の焼成時における、金属ニッケルから酸化ニッケルにな る平衡酸素分圧は、エリンガム図のデータを読み取っ た。そして、還元焼成後の基体について、大気中におい て600~1000℃で1時間再酸化処理を施した。そ ののち、基体の両端部にオーミック銀ペーストを塗布 し、大気中で焼き付けることにより、外部電極を形成し た積層型半導体セラミック素子を得た。得られた積層型 半導体セラミック素子は、概ね、3.2mmの長さ方向 寸法、2.5mmの幅方向寸法および1.0mmの厚み 方向寸法を有するものであった。

【0022】このようにして得られた各積層型半導体セラミック素子の室温における抵抗値および温度変化による抵抗変化幅を求めた。室温における抵抗値は、デジタルボルトメータを用いて4端子法で測定することによって求めた。また、温度変化による抵抗変化幅(桁)は、室温から250℃までにおける最大抵抗値を最小抵抗値で除し、その常用対数を求めることによって算出した。そして、これらの評価結果を表1に示した。なお、表1において、*印を付した試料番号は、この発明の範囲外のものであることを示す。

[0023]

【表1】

試料 番号	半導体セラミック層 の厚み×積層数	焼成時酸素分E/Ni がNiOになる平衡酸 素分圧	室型抵抗値 (Ω)	抵抗変化標(桁)、
1	15μm×60#	1 0-4	0. 05	4. 3
2	1 5 μm×6 0 mm	1 0 - 4	0, 06	4. 0
*3	15μm×60篇	10-5	1. 1	2, 5
4	20 um×4 0層	1 0 -*	0. 09	4, 5
5	20 µm×40	1 0 -6	0, 10	4. 2
* 6	20 µm×40潤	1 0 - 5	1. 5	2. 3
* 7	30μm×30濃	1 0 - 0	0. 2	4. 2
* 8	30 μm×30;	1 0 - 4	0, 25	4. 1

【0024】試料番号1, 2, 4, 5からわかるように、1層当たりの半導体セラミック層の厚みが 20μ m以下で、かつ、金属ニッケルが酸化ニッケルになる平衡酸素分圧に対する焼成時の酸素分圧が $1/10^6$ 以下である積層型半導体セラミック素子では、室温における抵抗値が 0.1Ω 以下であり、温度変化による抵抗変化幅が4.0桁以上の特性が得られている。

【0025】それに対して、試料番号7, 8のように、 1 層当たりの半導体セラミック層の厚みが 20μ mを超えると、室温における抵抗値が増加して 0.1Ω 以上となり好ましくない。また、試料番号3, 6のように、金属ニッケルが酸化ニッケルになる平衡酸素分圧に対する焼成時の酸素分圧が $1/10^6$ より大きくなると、1 層当たりの半導体セラミック層の厚みが 20μ m以下の場合、室温における抵抗値が極端に上昇するとともに、温度変化による抵抗変化幅が大幅に低下して好ましくない。

【0026】(実施例2)実施例1と同じ原料を用いて、実施例1と同じ方法により、複数の積層体を作製した。これらの積層体については、セラミックグリーンシートの厚みおよび積層数は全て同じとなるようにした。そして、図2に示すように、得られた積層体30をセラミック製の基板32に載せて焼成した。基板32は、酸化ジルコニウムを原料として、混合するバインダの量や焼成温度を変えることで、所定の空隙率となるようにした。

【0027】基板32を得るために、バインダと混合した酸化ジルコニウムを金型に入れ、プレス機で加圧した。得られた成形体を大気中で脱バインダの後1300℃~1500℃で2時間焼成し、基板32を得た。基板32の大きさは、縦横50mm、厚み2.0mmであ

る。

【0028】1枚の基板32上の中央付近に5個の積層体30を載せ、スペーサ34を用いて、基板32間の距離2mmとして5段重ねた。これを焼成炉36内の回転テーブル38に載せて、水素/窒素=3/100の還元雰囲気中において、1200℃で2時間、積層体30の焼成を行なった。このときの酸素分圧は、金属ニッケルが酸化ニッケルになる平衡酸素分圧の1/10°である。そして、実施例1と同様にして再酸化処理し、外部電極を形成して、積層型半導体セラミック素子を得た。得られた積層型半導体セラミック素子の大きさは、実施例1と同様に、概ね、3.2mmの長さ寸法、2.5mmの幅方向寸法、1.0mmの厚み方向寸法を有するものである。

【0029】焼成ロットごとに、積層体を載せる基板の空隙率のみを変えて、その他については同じ条件として、積層型半導体セラミック素子を得た。これらの積層型半導体セラミック素子について、実施例1と同様にして、室温における抵抗値と抵抗変化幅を測定した。そして、同じ空隙率を有する基板を用いた積層型半導体セラミック素子について、室温における抵抗値および抵抗変化幅を測定し、平均値と標準偏差とを求めて、その結果を表2に示した。

【0030】表2において、基板の空隙率は、基板焼成後、焼結体の寸法から体積を求め、これに酸化ジルコニウムの真密度をかけて真重量とし、実際の焼結体基板の重量を真重量で除した値を1から引いて求めた。また、表2において、*印を付した試料番号は、この発明の範囲外のものであることを示す。

[0031]

【表2】

試料	基板の	室温抵抗值		抵抗变化幅	
番号 空隙率	平均値(Ω)	標準偏差	平均値(桁)	標準傷差	
1	0. 5	0. 06	0. 007	4. 3	0. 12
2	0. 3	0. 05	0. 00წ	4. 3	0. 13
3	0. 2	0. 05	0. 007	4. 1	0. 12
4	0. 15	0. 05	0. 009	4. 0	0. 15
* 5	0. 12	0. 04	0. 017	3. 7	0. 26

【0032】試料番号1~4に示すように、基板の空隙率が0.15以上のとき、抵抗値および抵抗変化幅とも、ばらつきが小さいことがわかる。それに対して、試料番号5に示すように、基板の空隙率が0.15未満であると、抵抗値および抵抗変化幅のばらつきが大きい。これは、焼成時における還元性ガスが、基板の空隙を通して積層体の裏面にも供給され、十分な還元性ガスの循環が行なわれていることによるものと考えられる。

[0033]

【発明の効果】この発明によれば、室温における抵抗値が 0.1 Ω以下と低く、温度変化による抵抗変化幅が 4.0 桁以上という十分な抵抗変化幅を有し、回路の過電流保護素子として好適な小型の積層型半導体セラミック素子を得ることができる。また、積層体を焼成する際に、積層体を載せる基板の空隙率を 0.15以上とすることにより、特性ばらつきの少ない積層型半導体セラミック素子を得ることができる。

【図面の簡単な説明】


【図1】この発明の積層型半導体セラミック素子の一例 を示す図解図である。

【図2】実施例2における積層体の焼成炉内を示す図解 図である。


【符号の説明】

- 10 積層型半導体セラミック素子
- 12 基体
- 14 半導体セラミック層
- 16 内部電極
- 18,20 外部電極
- 30 積層体
- 32 基板
- 34 スペーサ
- 36 焼成炉
- 38 回転テーブル

【図1】



【図2】



フロントページの続き

(72)発明者 新見 秀明

京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

(72)発明者 安藤 陽

京都府長岡京市天神二丁目26番10号 株式会社村田製作所内

F ターム(参考) 4G031 AA05 AA06 AA07 AA11 AA39 BA05 CA03 CA07 CA08 GA10 GA17 5E034 AA07 AB01 AC02 DA07 DC05 DE09